Semiconductor device having	a capacitor with an adh	sion lay	r
-----------------------------	-------------------------	----------	---

Patent Number:

US5418388-

Publication date:

1995-05-23

Inventor(s):

OKUDAIRA TOMONORI (JP); KUROIWA TAKEHARU (JP)

Applicant(s):

MITSUBISHI ELECTRIC CORP (JP)

Requested Patent:

☐ JP7014993

Application Number: US19940214512 19940318 Priority Number(s):

JP19930147992 19930618

IPC Classification:

H01L29/78

EC Classification:

H01L27/108F2, H01L21/02B3

Equivalents:

Abstract

In a semiconductor device and a method of manufacturing the same, adhesion between a capacitor dielectric film made of material having a high dielectric constant and an interlayer insulating film located thereunder is improved, and a leak current from a capacitor lower electrode is effectively prevented. In the semiconductor device, an adhesion layer (11) made of TiO2, ZrO2, Ta2O5, Si3N4 or Al2O3 is interposed between the interlayer insulating film made of a silicon oxide film and the capacitor dielectric film made of material having a high dielectric constant. The adhesion layer improves adhesion between the interlayer insulating film and the capacitor dielectric film.

Data supplied from the esp@cenet database - 12

	,	•	. •	

09)日本国特許定(ます)

(12) 公開特許公報(A)

(11)特許山脈公開替以 特開平7-14993


(43)金阳日 平成7年(1995)1月17日

(SL)IntCl. 成剂 1.23 严内所理条件 77 77周示头,和付 HOIL 27/109 27/04 11011 27/04 **c** . 李金郎本 木竹村 常承項の数8 (1). (全 3) Д) (水) (山山山) **体版**45-14777 (71) 日本人 (COFCOURTS 一条電信件式会だ (22)円周日 平⊉5年(1993) 6月12日 **米尼等下代山区丸约内下下自2.8.3**号 (72) 索厉者 庚平 寄仁 其中國伊持172月11日1日1日 三型電腦 株式会社エル・エス・アイ研究所内 (7の皇所者 黒井 玄野 医原理定例是或自治师8 1 日 1 第 1 号 "三 設置破株本合作物料でパイス研究所内 (74)代军人 井軍1. 無見 久郎 (外2年)

(34) [光明の有条] ・ 平準作業情報とこだっの報道方法

の【要約】

【目的】 高誘電率材料からなるキャパシタ誘電体膜とその下の層間絡線膜との密着性を改善するとともに、キャパシタ下部電極からのリーク電流を有効に防止し得る半導体装置およびその製造方法を提供する。 【構成】 シリコン酸化増からなる層間絶線膜10と高誘電体膜15との間に、TiO2、ZrO2、Ta2O5、Si3N4またはA12O3からなる密着層11を介在させている。







【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板上に形成され、所定領域に前記半導体基 板に達する開口を有する層間絶縁膜と、

前記開口内で前記半導体基板に電気的に接触するととも に前記開口内を充填するように形成されたプラグ電極

前記プラグ電極および前記層間絶縁膜上に、前記プラグ 電極と電気的に接続するように形成されたキャパシタ下 部電極と

前記キャパシタ下部電極上と前記層間絶縁膜上とに、前 記キャパシタ下部電極を覆うように形成された高誘電率 材料よりなるキャパシタ誘電体膜と、

前記キャパシタ誘電体膜上に形成されたキャパシタ上部 雷極とを備え、

少なくとも前記層間絶縁膜と前記キャパシタ誘電体膜と の間には、少なくとも前記層間絶縁膜と前記キャパシタ 誘電体膜とに対して密着性の艮い材質からなる密着層が 形成されている、半導体装置。

【請求項2】 前記逐署層は、前記層間絶縁膜と前記キャパシタ下部電極との間にも延びて形成されている、請

求項1記載の半導体装置。 【請求項3】 前記プラグ電極は、少なくとも前記キャ パシタ下部電極則の領域に、高融点金属および高融点金 属室化物からなる群より選ばれた少なくとも1つの材料 を含む、請求項1に記載の半導体装置。

【請求項4】 半導体基板と、

前記半導体基板上に形成され、所定領域に前記半導体基 板に達する開口を有する層間絶縁膜と

前記開口内で前記半導体基板に電気的に接触するととも

に前記開口内を充填するように形成されたプラグ電極

前記プラグ電極および前記層間絶縁膜上に、前記プラグ 電極と電気的に接続するように形成されたキャパシタ下 部電極と、

前記キャパシタ下部電極上と前記層間絶縁膜上とに、前 記キャパシタ下部電極を覆うように形成された高誘電率 材料よりなるキャパシタ誘電体膜と、

前記キャパシタ誘電体膜上に形成されたキャパシタ上部 電極と

前記層間絶縁膜と前記キャパシタ誘電体膜との間に介在 するように形成された第1の密着層と

前記層間絶縁膜と前記キャパシタ下部電極との間に介在 するように形成された第2の密着層とを備え、 前記第1の密着層と前記第2の密着層との間には分離著

が形成されている、半導体装置。

【請求項5】 前記キャパシタ下部電極の側壁上には、 前記分職等を埋込むようにサイドウォール総線環が形成 されている、請求項4に記載の半導体装置。 【請求項6】 半導体基板上に層間絶縁関を形成する工

前記層間絶縁膜上に絶縁物からなる密着層を形成する工

程と、 前記を着層および前記層間絶縁膜の所定領域に前記半導 体基板に達する開口を形成する工程と

前記開口内を充填するようにプラグ電極を形成する工程

前記密着層上の所定領域に前記プラグ電極と電気的に接 続するようにキャパシタ下部電極を形成する工程と 前記キャパシタ下部電極上および前記密看層上に前記キャパシタ下部電極を覆うように高誘電率材料よりなるキ ャパシタ誘電体膜を形成する工程と

前記キャパシタ誘電体膜上にキャパシタ上部電極を形成 する工程とを備えた、半導体装置の製造方法。

【請求項7】 半導体基板上に、所定領域に前記半導体 基板に建する開口を有する層間絶縁膜を形成する工程

前記層間絶縁膜上に第1の密着層を形成する工程と、 前記第1の密着層上にキャパシタ下部電極を形成する工 程と、

前記キャパシタ下部電極が形成されない領域の前記層間 絶縁膜上に第2の空着層を形成する工程と

前記キャパシタ下部電極上および前記第2の密着層上に 高誘電率材料よりなるキャパシタ誘電体膜を形成する工

程と、 前記キャパシタ誘電体膜上にキャパシタ上部電極を形成 する工程とを備えた、半導体装置の製造方法。

【請求項8】半導体基板上に、所定領域に前記半導体 基板に達する開口を有する層間絶縁膜を形成する工程

前記層間絶縁膜上に第1の密着層を形成する工程と 前記第1の密着層上の所定領域にエッチングマスクを形 成する工程と、

前記エッチングマスクをマスクとして前記第1の密着層 をスパッタエッチングすることによって、前記エッチン グマスクが形成されない領域の第1 の图着層と前記エッ チングマスクが形成される領域の第1の密着層との間に 分離溝を形成する工程と

前記エッチングマスクが形成されない領域の第1の密着 層を酸化または窒化することによって第2の空着層を形 成する工程とを備えた、半導体装置の製造方法。

【発明の詳細な説明】

[00001]

【産業上の利用分野】この発明は、半導体装置およびそ の製造方法に関し、特に、ダイナミックランダムアクセ スメモリ(DRAM)およびその製造方法に関する。 [0002]

【従来の技術】従来、コンピュータなどの情報機器のめ ざましい普及によって半導体記憶装置の需要は急速に拡 大している。そして、機能的には、大規模な記憶容量を

有し、かつ高速動作が可能なものが要求されている。これに対応して、半導体記憶装置の高集積化、高速応答性および高信頼性に関する技術開発が進められている。 【0003】半導体記憶装置のうち、記憶情報のランダムな入出力が可能なものとして、DRAM(Dynamic Random Access Memory)が知られている。一般に、DRAMは、多数の記憶情報を蓄積する記憶領域であるメモリセルアレイと、外部との

入出力に必要な周辺回路とから構成されている。 【0004】図71は、一般的なDRAMの構成を示すブロック図である。図71を参照して、DRAM150は、記憶情報のデータを蓄積するためのメモリセルを選択するためのアドレス信号を外部から受けるためのロウアンドカラムアドレスバッファ152と、そのアドレスのランドカラムアドレスバッファ152と、そのアドレスの号を解読することによってメモリセルを指定するため、指定されたメモリセルに蓄積された信号を増幅して読出出ためのセンスリフレッシュアンプ156と、指すためのセンスリフレッシュアンプ156と、ボデータアウトバッファ157と、クロック信号を発生するためのク

ロックジェネレータ158とを備えている。 【0005】半導体チップ上で大きな面積を占めるメモリセルアレイ151は、単位記憶情報を蓄積するためのメモリセルがマトリックス状に複数(個型)にれて形成されている。図72は、メモリセルアレイ151を構成するメモリセルの4ビット分の等価回路図である。図72を参照して、1つのメモリセルは、1個のMOS(Metal Oxide Semiconductor)トランジスタと、これに接続された1個のキャパシタとから構成されている。このようなメモリセルを1トランシスタ1キャパシタ型のメモリセルと呼んでいる。このターキャパシターフのメモリセルは、構造が簡単なためメモリセルアレイの集積度を向上させることが容易であり、大容量のDRAMに広く用いられている。

【0006】また、DRAMのメモリセルは、キャパシタの構造によって幾つかのタイプに分けることができる。この中で、スタックトタイプキャパシタは、キャパシタの主要部をゲート電極やフィールド分離膜の上部にまで延在させることによりキャパシタの電極間の対向面積を増大させる。これにより、キャパシタの容量を増加させることができる。スタックトタイプキャパシタを記し、半導体装置の無象化に伴い素子が微細化された場合にも、キャパシタ容量を確保することができる。この結果、半導体装置の高集積化に伴ってスタックトタイプのキャパシタが多く用いられるようになった。

【0007】また、半導体装置の高集積化はさらに進め られており、これに対応して、スタックトタイプキャパ シタの開発も進められている。すなわち、素子がさらに ベ細化された場合にも記憶保持に十分なキャパシタ容量を確保するため、ビット線を埋込み構造にするとともに、キャパシタ絶縁膜を誘電率の高い高誘電率材料よりなる誘電体膜(以下「高誘電体膜」という)によって構成するDRAMが従来提案されている。

【0008】図73は、その従来の提案されたDRAM を示した断面構造図である。図73を参照して、その従 来のDRAMでは、シリコン基板201の主表面上の所 定領域に素子分離のための素子分割酸化膜202が形成 されている。その素子分離酸化膜202によって囲まれ た領域にチャネル領域221を挟むように所定の間隔を 隔ててソース/ドレイン領域206a、206b、20 6 c および 6 dが形成されている。チャネル領域221 上にはゲート酸化膜205を介してゲート電極(ワード 線) 204 b および 204 c が形成されており、素子分 調整化膜202上には所定の間隔を隔ててワード線(グ ート電極)204dおよび204eが形成されている。 【0009】ゲート電極204b、204c、204d および204eを覆うように絶縁膜207が形成されて いる。また、ソース/ドレイン領域206aに電気的に 接続するように埋入みビット線208が形成されてい る。埋込みビット線208を覆うように絶縁膜209が 形成されている。全面を覆うようにその表面が平坦化さ れた層間絶縁膜210が形成されている。層間絶縁膜2 10の所定領域には、コンタクトホール210aが形成 されている。 コンタクトホール210 a内には、それぞ れソース/ドレイン領域206b、206c、206d に電気的に接続するようにポリシリコンプラグ211が 形成されている。

【0010】層間終縁膜210上およびポリシリコンプラグ211上にはポリシリコンプラグ211に電気的に接続するようにTiからなる密着層212が形成されている。密着層212上にはTiNからなるバリア層213が形成されており、バリア層213上にはキャパシタ下部電極を構成する白金層214が形成されている。白金層214上および層間絶縁膜210上には白金層214を覆うにSrTiO3などからなる高誘電体膜215が形成されている。その高誘電体膜215が形成されている。その高誘電体膜215を覆うようにキャパシタ上部電極を構成する白金層216が形成されている。

【0011】自金層216上にはその表面が平坦化された層間絶縁膜217が形成されている。層間絶縁膜217上には所定の間隔を隔ててアルミ西線218が形成されており、アルミ西線218を覆うように保護膜219が形成されている。保護膜219上にはさらにアルミ配線220が形成されている。

【0012】上記した白金層214、高誘電体膜215 および白金層216によって、キャパシタ250が形成 されている。また、ソース/ドレイン領域206aおよ び206cと、ゲート電極204bとによって一方のト ランスファゲートトランジスタ203が構成されており、ソース/ドレイン領域206aおよび206bとゲート電極204cとによって他方のトランスファゲートトランジスタ203が構成されている。

【0013】また、上記した密着層212は、白金層214と層間終謝費210との密着性を改善するために設けられている。バリア層213は、ポリシリコンプラグ211と白金層214とがシリサイド反応を起こすのを防止するために設けられている。

【0014】図74~図82は、図73に示した従来のDRAMの製造プロセスを説明するための断面構造図である。図74~図82を参照して、次に従来のDRAMの製造プロセスについて説明する。

【0015】まず、図74に示すように、シリコン基板201の主表面上の所定領域にLOCOS(LOCaloxidation Of Silicon)法を用いてシリコン酸化膜からなる素子分離酸化膜202を形成する。次に、熱酸化法などによりゲート酸化膜205を形成する。そして、リンが多量にドープされた多結晶シリコンからなるゲート電極(ワード線)204b、204c、204dおよび204eをゲート酸化膜205治よび素子分離酸化膜202上に選択的に形成する。ゲート電極204b、204c、204dおよび204eを覆う絶縁膜207を形成する。絶縁膜207をマスクとして不純物をイオン注入することによって、ソース/ドレイン領域206a、206b、206cおよび206dを形成する。【0016】そして、多結晶シリコン層を全面に形成し

【0016】そして、多結晶シリコン層を全面に形成した後所定形状にパターニングすることによって、ソース/ドレイン領域206aに直接コンタクトする埋込みビット線208を形成する。そして、この埋込みビット線208を覆うように絶縁膜209を形成する。この後、全面にCVD法を用いて5000~10000名程度の

原みを有する層間絶縁膜210を形成する。 【0017】次に、図75に示すように、層間絶縁膜2 10の表面上の所定領域にレジスト222を形成する。 レジスト222をマスクとして層間絶縁膜210を異方性エッチングすることによって、図76に示すようなコンタクトホール210aを形成する。

ンタクトホール210 aを形成する。 【0018】次に、図77に示すように、CVD法を用いて、コンタクトホール210 aを埋込むように層間絶縁膜210上に所定の厚みでポリシリコン層211 aを形成する。このポリシリコン層211 aをエッチバックすることによって、図78に示すようなポリシリコンプラグ211を形成する。

【0019】次に、図79に示すように、ポリシリコンプラグ211および層間絶縁膜210上にチタン層212a、TiN層213aおよび白金層214aを順次形成する。白金層214a上の所定領域にレジスト223を形成する。レジスト223をでスクとして白金層21

4a、TiN層213aおよびチタン層212aを異万性エッチングする。これにより、図80に示されるようなチタン層からなる密帯層212、TiN層からなるバリア層213およびキャパシタ下部電極を構成する白金層214が形成される。

【0020】次に、図81に示すように、スパッタ法などを用いて、白金属214上および層間絶縁膜210上に白金属214を覆うように高誘電体膜215を形成する。この高誘電体膜215は、SrTiO3やPb(Zr、Ti)O3などからなる。高誘電体膜215を覆うようにスパッタ法などを用いてキャパシタ上部電極を構成する白金属216を形成する。

【0021】次に、図82に示すように、白金層216を覆うようにCVD法を用いて層間終謝費217を形成する。層間絶縁費217上にワード線204b、204c、204d、204eに対応するように所定の間隔を隔ててアルミ西線218を形成する。

【0022】最後に、図73に示したように、アルミ配線218を覆うようにCVD法を用いてシリコン酸化膜からなる保護膜219を形成する。保護類算219上にアルミ配線220を形成する。このようにして、従来のDRAMは形成されていた。

[0023]

【発明が解決しようとする課題】図73に示した従来のDRAMでは、Tiからなる密着層212によって層間絶縁膜210とキャパシタ下部電極を構成する白金層214との良なが変更性を得ることができる。

14との良好な空着性を得ることができる。 【0024】しかしながら、従来の構造では、高誘電体 膜215と層間絶縁膜210とは良好な空着性を得ることができないという問題点があった。このような問題点ができないという問題点があった。このようする高高 は、キャパシタ誘電体膜として高い誘電率を有の問題点である。リ本の世界をは、キャパシタ誘電体膜として誘電率の低いを開発を開発をは、中パシタ誘電体膜としてである。リ本であるためキャパシタ誘電体膜の空着性は上のような高誘電体膜を用いる場合には、キャパシタ誘電体膜として対したの空着性が問題となる。このようにキャパシタ誘電体膜と10との空着性が問題となる。このようにキャパシタ誘電体膜と15と層間絶縁によって、高誘電体膜215と層間絶縁が対かまる。

あった。 【0025】また、図73に示した従来の構造では、白金層214と層間終録膜210との密着性を改善するために白金層214と層間絶縁膜210との間に密着層212を介在させている。このため、密着層212、バリア層213および白金層214からなる段差部分の段差が大きくなってしまうという問題点があった。 【0026】この発明は、上記のような課題を解決するためになされたもので、高誘電体膜からなるキャパシタ誘電体膜とその下の層間絶縁膜との密着性を改善し得るとともに、キャパシタ下部電極領域の段差部分を軽減することが可能な半導体装置およびその製造方法を提供することを目的とする。

[0027]

【課題を解決するための手段】請求項1における半導体装置は、半導体基板と、その半導体基板上に形成され、所定領域に半導体基板に達する開口を有する層間絶縁膜と、その開口内で半導体基板に電気的に接触するとと、で開口内を充填するように形成されたプラグ電極と、プラグ電極および層間絶縁膜上にプラグ電極と電気的に接続するように形成されたキャパシタ下部電極と、キャパシタ下部電極上と層間絶縁膜上とにキャパシタ下部電極との間に形成された高調電率材料からなるキャパシタ調電体膜と、キャパシタ誘電体膜上に形成されたも前記した層間絶縁膜とキャパシタ誘電体膜との間には、少なくとも層間絶縁膜とキャパシタ誘電体膜とに対して密着性の良い材質からなる密着層が形成されている。

【0028】また、好ましくは、上記した密着層は、層間絶縁膜とキャパシタ下部電極との間にも延びるように形成されている。

【0029】さらに、好ましくは、上記したプラグ電極は、少なくともキャパシタ下部電極側の領域に高融点金属および高融点金属窒化物からなる群より選ばれた少なくとも1つの材料を含んでいる。

【0030】請求項4および5における半導体装置は、半導体基板と、半導体基板上に形成され、所定領域に半導体基板に達する開口を有する層間絶縁膜と、開口内で半導体基板に電気的に接触するとともに開口内を充填するように形成されたプラグ電極と電気的に接続するように形成されたプラグ電極と電気的に接続するように形成されたキャパシタ下部電極と、キャパシタ下部電極上と層間絶縁膜上とにキャパシタ下部電極を覆うように形成された高誘電率材料からなるキャパシタ誘電体膜上に形成されたキャパシタ誘電体膜上に形成されたキャパシタ誘電体膜上に形成されたキャパシタ対策電体膜上に形成されたキャパシタ方に形成された第1の密着層と、層間絶縁膜とキャパシタ誘電体膜との間に介在するように形成された第1の密着層との間に介在するように形成された第2の密着層との間に分離素が形成されている。

【0031】また、好ましくは、上記したキャパシタ下部電極の側壁上に上記した分離溝を埋入むようにサイドウォール絶縁膜が形成されている。

【0032】請求項6における半導体装置の製造方法は、半導体基板上に層間絶線膜を形成する工程と、その層間絶線膜上に絶縁がからなる密着層を形成する工程と、密着層および層間絶線膜の所定領域に半導体基板に

達する開口を形成する工程と、開口内を充填するようにプラグ電極を形成する工程と、密着層上の所定領域にプラグ電極と電気的に接続するようにキャパシタ下部電極を形成する工程と、キャパシタ下部電極上および密着層上にキャパシタ下部電極を覆うように高誘電率材料からなるキャパシタ誘電体膜を形成する工程と、キャパシタよ部電極を形成する工程とを備まている。

【0033】請求項7における半導体装置の製造方法は、半導体基板上に所定領域に半導体基板に達する開口を有する層間絡器膜を形成する工程と、層間絡器膜上に第1の密着層を形成する工程と、第1の密着層上にキャパシタ下部電極を形成する工程と、キャパシタ下部電極が形成されない領域の前記層間絶縁膜上に第2の密着層を形成する工程と、キャパシタ下部電極上および第2の密着層上に高誘電率材料からなるキャパシタ誘電体膜を形成する工程と、キャパシタ誘電体膜上にキャパシタ上部電極を形成する工程とを備えている。

【0034】請求項8における半導体装置の製造方法は、半導体基板上に所定領域に半導体基板に達する開口を有する層間網線膜を形成する工程と、層間網線膜上に第1の密着層を形成する工程と、第1の密着層上の所定領域にエッチングマスクを形成する工程と、そのエッチングマスクをマスクとして第1の密着層をスパッタエッチングすることによって、エッチングマスクが形成されない領域の第1の密着層とエッチングマスクが形成されない領域の第1の密着層との間に分離着を形成する工程と、エッチングマスクが形成されない領域の第1の密着層を酸化または窒化することによって第2の密着層を形成する工程とを備えている。

[0035]

【作用】請求項1~3に係る半導体装置では、少なくとも高誘電率材料からなるキャパシタ誘電体膜と層間絶縁膜との間に少なくともキャパシタ誘電体膜と層間絶縁膜とに対して密着性の良い材質からなる密着層が形成されているので、キャパシタ誘電体膜と層間絶縁膜との良まな密着性が得られる。また、密着層を層間絶縁膜との良まなを著性が得られる。これにより、従来キャパシタ下部電極と層間絶縁膜との下部電極と層間絶縁膜との下部電極と層間絶縁膜との下部電極と層間絶縁膜とので活性のために設けられていた金をを着性も得られる。これにより、従来キャパシタ下部電極側の領域に高融点金属とよび高融点金属といからなるとも1つの材料を含むように表すれば、プラブ電極がバリア層としての機能をもらなる。これにより、従来プラブ電極との別個に設けられていたバリア層を省略することができる。これにより、従来プラブ電極との別個に設けられていたバリア層を省略することが可能となる。

【0036】請求項4および5に係る半導体装置では、



層間絶縁膜とキャパシタ誘電体膜との間に介在するように形成された第1の密着層と層間絶縁膜とキャパシタ下部電極との間に介在するように形成された第2の密着層との間に分離高が形成されているので、キャパシタを不同を介して隣接するキャパシタのキャパシタ下部電極に要待が第2の密着層および第1の密着層を介して隣接するキャパシタのキャパシタ下部電極にリークするのが有効に防止される。また、上記したキャパシタ下部電極の側壁上に上記した分離毒を埋込むよッパシタ下部電極からのリーク電流がより有効に低減される。なて、この半導体装置においても、第1の密着層によって、電間絶縁に関いますが、この半導体装置においても、第1の密着層によって、電間絶縁に関いている。

20037】請求項6に係る半導体装置では、層間絶縁 膜上に絶縁がからなる密著層が形成され、その密著層上 およびキャパシタ下部電極上にキャパシタ下部電極を覆 うように高誘電率材料からなるキャパシタ誘電体膜が形 成されるので、キャパシタ誘電体膜と層間絶縁額との間 の良好な密著性が得られる。

【0038】請求項7に係る半導体装置の製造方法では、層間絶縁膜上に第1の密着層が形成され、その第1の密着層上にキャパシタ下部電極が形成され、そのキャパシタ下部電極が形成され、そのキャパシタ下部電極が形成され、その第2の密着層が形成され、その第2の密着層が形成され、その第2の密着層およびキャパシタ下部電極上に高誘電率材料からなるキャパシタ誘電体膜が形成されるので、層間絶縁膜とキャパシタ誘電体膜との両方に対して密着性の良い第2の密着層によってキャパシタ誘電体膜と層間絶縁膜との間で良好な密着中パシタ下部電極と層間絶縁膜との良好な密着性が得られる。これと同間に繰りを変きを変すせが、

【0039】請求項8に係る半導体装置の製造方法では、層間絶縁膜上に第1の密着層が形成され、その第1の密着層上の所定領域にエッチングマスクが形成され、スクのエッチングマスクをマスクとして第1の密着層メルが形成される領域の第1の密着層との間に分離者が形成される領域の第1の密着層との間に分離者が形成される領域の第1の密着層との間に分離者が形成される領域の第1の密着層との間に分離者が形成されるので、キャパシタ下部電極と関連といる。第1の密を開となる。第1の密を開となが分離された電荷が第1の密着層となが分離さ極と構造とれた電荷が第1の密着層となが分離さ極に形成される。これに著り、キャパシタ下部電極に大抵で形成される。これに著目および第2の密着層とない、キャパシタ下部電極に大抵で形成される。これに著目および第2の密着層を介された電荷が第1の密着層および第2の密着層を介された電荷が第1の密着層がよび第2の密着層を介された電荷が第1の密をあるのが有効に防止される。

【実施例】以下、本発明の実施例を図面に基づいて説明

【0041】図1は、本発明の第1実施例によるDRA Mを示した断面構造図である。図1を参照して、この第1実施例のDRAMでは、シリコン基板1の主表面上の所定領域に素子分離的に関2によって囲まれた領域におれている。素子分離的化膜2によって囲まれた領域にチャネル領域21を挟むように所定の間隔を隔でてソース/ドレイン領域6a、6b、6cおよび6dが形成されている。また、チャネル領域21上にはゲート酸化膜で1、2、チャネル領域21上には所定の間隔を陥れている。素子分離的化膜2上には所定の間隔を応れている。大子とのは、4cが4eが形成されている。メートに対している。メートに対している。カース/ドレイン領域6aおよび6eにとゲーンジスタ3が構成されており、ソース/ドレイン領域6aおよび6bとゲート電極4cとによって他方のトランスファゲートトランジスタ3が構成されている。

【0042】また、ゲート電極4b、4c、4dおよび4eを覆うようにシリコン酸化膜からなる絶縁膜7が形成されている。ソース/ドレイン領域6aに電気的に接続するように埋入みビット線8が形成されている。埋入みビット線8を覆うようにシリコン酸化膜からなる絶縁膜9が形成されている。

膜9が形成されている。 【0043】全面を覆うようにその表面が平坦化された 層間終剝奠10が形成されている。この層間終縁膜10 は、シリコン酸化膜からなり、5000~15000A 程度の厚みを有している。層間絶縁膜10上には密着層 1 1 が形成されている。この密着層 1 1 は、T i O2、 Z r O2、T a 2 O5、S i 3 N 4、A i 2 O 3 などか うなり、50~5000 A程度の厚みを有している。 【0044】層間終剝膜10および空着層11には、ソ ース/ドレイン領域6b、6c、6dにまで達するコン タクトホール10 aおよび11 aが形成されている。そ レてそのコンタクトホール10a,11a内を充填するようにポリシリコンプラグ12が形成されている。 【0045】 密着層11およびポリシリコンプラグ12 上にはポリシリコンプラグ12に電気的に接続するように、TiN、WN、Taなどからなり、50~2000 A程度の厚みを有するバリア層13が形成されている。 バリア属13上には白金または白金チタン合金からな 250~1500A程度の厚みを有するキャパシタ 下部電極層14が形成されている。キャパシタ下部電極 層14および空着層11上にはキャパシタ下部電極層1 4を覆うように高誘電体膜15が形成されている。この 高誘電体膜は、SrTiO3、(Ba, Sr)Ti O3、Pb(Zr, Ti)O3、(Pb, La)(Z r, Ti)O3などからなり、500~1500Å程度 の厚みを有している。高誘電体膜上には白金、アルミニウム、窒化チタン、タングステンまたはモリブデンなどからなり、1000~2000 A程度の厚みを有するキ ャパシタ上部電極層16が形成されている。

【0046】キャパシタ上部電極層16上にはその表面が平坦化された層間絶縁贖17が形成されている。層間絶縁膜17上にはゲート電極4b、4c、4d、4eに対応するように所定の間隔を隔ててアルミ西線18が形成されている。アルミ西線18を覆うように保護膜19が形成されており、その保護膜19上にはアルミ西線20が形成されている。

【0047】ごこで、この第1実施例では、上記したように層間絶縁膜10上の全面に空着層11を形成する。これにより、層間絶縁膜10と高誘電体膜15との間で良好な空着性を得ることができる。この結果、従来のように高誘電体膜15が層間絶縁膜10から剥離するのが有効に防止され、キャパシタの機械的現度および信頼性を向上させることができる。

【0048】また、密着層11はキャパシタ下部電極層14の下方にも形成されているので、同時にパリア層13と層間絶縁膜10との良好な密着性も得ることができる。これにより、図73に示した従来のように層間絶縁膜とキャパシタ下部電極層下のバリア層との間に金属層からなる密着層を設ける必要がない。この結果、図73に示した従来の構造に比べてキャパシタ下部電極領域の段差部分を軽減することができる。これにより、後工程でのカバレッジ特性を改善することができ、熟造プロセスの容易化を図ることができる。

【0049】図2~図10は、図1に示した第1実施例のDRAMの製造プロセスを説明するための断面構造図である。図2~図10を参照して、次に第1実施例のDRAMの製造プロセスについて説明する。

【0050】まず、図2に示すように、シリコン基板1の主表面上の所定領域にLOCOS法を用いてシリコン酸化膜からなる素子分離酸化膜2を形成する。そして、素子分離酸化膜2によって囲まれた活性領域の所定領域にゲート酸化膜5を介してゲート電極4bおよび4cを形成する。また、素子分離酸化膜2上に所定の間隔を隔ててワード線(ゲート電極)4dおよび4eを形成する。ゲート電極4b、4c、4dおよび4eを覆うようにシリコン酸化膜からなる絶縁膜7を形成する。絶縁膜7をマスクとしてシリコン基板1に不純物をイオン注入することによって、ソース/ドレイン領域6a、6b、6cおよび6dを形成する。

【0051】この後、ソース/ドレイン領域6aに直接 コンタクトする埋入みビット線8を形成する。埋入みビット線8を覆うようにシリコン酸化膜からなる絶縁膜9 を形成する。

を形成する。 【0052】全面を覆うようにCVD法を用いて5000~15000A程度の厚みを有するシリコン酸化膜からなる層間絶縁膜10を形成する。層間絶縁膜10上にCVD法またはスパッタ法を用いて、TiO2、Al2O3、Ta2O5、ZrO2、またはSi3N4などの絶縁膜からなる密着層11を50~5000A程度の厚 みで形成する。この密著層11の形成温度としては、室 温~800℃の範囲内で行なう。

【0053】次に、図3に示すように、密着層11上の所定領域にレジスト22を形成する。レジスト22をマスクとして密着層11および層間絶縁膜10を異方性エッチングする。これにより、図4に示すような、ソース/ドレイン領域6b、6cおよび6dにまで達するコンタクトホール10aおよび11aを形成する。この後、レジスト22を除去する。

【0054】次に、図5に示すように、コンタクトホー ル10aおよび11aを充填するとともに全面を覆うド ープトポリシリコン層12aを2000~12000A 程度の厚みで形成する。このドープトポリシリコン層1 2aはCVD法を用いて600~700℃の温度条件下 で形成する。なお、ドープトポリシリコン層12aの代わりにドープトアモルファスシリコン層を用いてもよ い。その場合には、CVD法を用いて450~550℃ の温度条件下で形成する。この後、ドープトポリシリコ ン層12aの全面をエッチバックする。これにより、図6に示すようなポリシリコンプラグ12が形成される。 【0055】次に、図7に示すように、全面にバリア層 となる室化チダン層または室化タングステン層13aを 形成する。この窒化チタン層または窒化タングステン層 は、スパッタ法を用いて50~2000 A程度の厚みで 形成する。この窒化チタン層または窒化タングステン層 13aの形成は、室温~800℃の温度条件下で行な う。窒化チタン層(窒化タングステン層)13a上にスパッタ法を用いて250~1500A程度の厚みを有す る白金層14aを形成する。白金層14a上の所定領域 にフォトリソグラフィ法を用いてレジスト23を形成す る。レジスト23をマスクとして白金層14a、窒化チ タン層 (窒化タングステン層) 13 aをドライエッチングする。これにより、図8に示されるような窒化チタン 層(窒化タングステン層)からなるバリア層13と、白 金層からなるキャパシタ下部電極14とが形成される。 【0056】次に、図9に示すように、キャパシタ下部 **電極14上および空若層11上にキャパシタ下部電極14を覆うようにSrTiO3、(Ba, Sr)Ti** O3、Pb (Zr, Ti) O3 # td (Pb, La) (Zr, Ti)O3からなる高誘電体膜16を形成す る。この高誘電体膜16はCVD法またはスパッタ法を 用いて300~800℃の温度条件下で形成する。この 後、スパッタ法を用いて高誘電体膜15上に白金、窒化 チタン、アルミニウム、タングステンまたはモリブデン からなる1000~2000 A程度の厚みを有するキャ パシタ上部電極層16を形成する。

【0057】次に、図10に示すように、キャパシタ上部電極層16を覆うようにCVD法を用いて層階絶縁膜17を形成する。そしてその層階絶縁膜17上にゲート電極4b、4c、4d、4eに対応するように所定の間

j.*\

隔を隔ててアルミ配線18を形成する。

【0058】最後に、図1に示したように、アルミ語線 18を覆うように保護膜19を形成した後、その保護膜 19上にアルミ語線20を形成する。このようにして、

第1実施例のDRAMが完成される。 【0059】図11は、本発明の第2実施例によるDRAMを示した断面構造図である。図11を参照して、この第2実施例では、図1に示した第1実施例と異なり、プラグ電極をTiN/Ti層25とタングステンプラグ
26とによって提供する。

26とによって構成する。 【0060】図12~図13は、図11に示したタングステンプラグ26およびTiN/Ti層25の形成プロセスを説明するための断面構造図である。図12および図13を参照して、次に第2実施例のプラグ部分の形成プロセスを説明する。

【0061】まず、図12に示すように、スパッタ法を用いて、コンタクトホール10aおよび11aの側表面および配着層11の上表面にTiN(350~3000 A)/Ti(50~300A)層25aを形成する。その後、CVD法を用いて、300~900℃の温度条件下で、2000~12000A程度の厚みを有するタングステン層26aを形成する。そして、全面をドライステン層26aを形成する。そして、全面をドライステング法を用いてエッチバックすることによって、図13に示すようなTiN/Ti層26が形成される。なカッグラグ26からなるプラグ26の代わりに、白金またはモリブデンを用いておよい。

リブデンを用いてもよい。 【0062】図14は、本発明の第3実施例によるDRAMを示した断面構造図である。図14を参照して、この第3実施例のDRAMでは、上記した第1および第2実施例と異なり、プラグ電極をTiN/Ti屬31およびタングストンプラグ32からなるコンタクトプラグ34と、TiNからなるバリアプラグ33とによって構成している。この第3実施例では、このようにプラグでで、第1および第2実施例で必要とされていたバリア層13が不要になる。この結果、キャパシタ下部電極層14の領域における段差をより有効に軽減することができる。

【0063】図15~図20は、図14に示した第3実施例のDRAMの製造プロセスを説明するための断面構造図である。図15~図20を参照して、次に第3実施例の製造プロセスについて説明する。

【0064】まず、図2~図4に示した第1実施例の製造プロセスと同様の製造プロセスを用いて、コンタクトホール10 aおよび11 aまでを形成する。この後、図15に示すように、スパッタ法を用いて、コンタクトホール10 aおよび11 aの側表面上と密着層11の上表面上とにTiN/Ti層31 aを形成する。Tiの厚みは50~300 A程度の厚みで形成し、TiNの厚みは350~3000 A程度に形成する。この後、CVD法

を用いて300~900℃の温度条件下で、2000~12000Å程度の厚みを有するタングステン層32aを形成する。そして、全面をドライエッチング法を用いてエッチバックすることによって、図16に示すようなTiN/Ti層31およびタングステンプラグ32からなるコンタクトプラグ34を形成する。このコンタクトプラグ34は、50~10000Å程度の厚みを有するように形成する。

【0065】次に、図17に示すように、CVD法を用いて350~800℃の温度条件下で、全面に2000~12000 A程度の厚みを有するTiN層33aを形成する。そして、全面をエッチバックすることによって、図18に示されるようなTiNからなるパリアプラグ33を形成する。

【0066】次に、図19に示すように、スパッタ法を用いて室温~800℃の温度条件下で、250~1500Å程度の厚みを有する白金層14aを形成する。白金層14a上の所定領域にフォトリソグラフィ法を用いて毎14aをドライエッチる。レジスト35を用いて自命14aをドライエッチる。これにより、図20に示す自由を開からなるキャパシタ下部電極層14か得られる。キャパシタ下部電極層14上および密着層11上にスパッタ法で高誘電体膜15を形成する。高減電体にの1温度条件パッタ法をはでVD法と開いて対する。シングステンまたはモリブデンからなるキャパッタ上部電極層を1000~2000Å程度の厚みで形成する。

【0067】最後に、図14に示したように、層間絶縁膜17、アルミ配線18、保護膜19およびアルミ配線20を形成する。これにより、第3実施列のDRAMが完成される。

【0068】図21は、本発明の第4実施列によるDRAMを示した断面構造図である。図21を参照して、この第4実施例では、プラグ電極をTiNからなるパリアプラグ41のみによって形成する。これにより、図14に示した第3実施例に比べてパリアプラグ41の長さが長くなり、パリア機能を増大させることができる。この結果、自金層からなるキャパシタ下部電極層14とシリコンを12ではよるアンドができる。

有効に防止することができる。
【0069】図22および図23は、図21に示した第
4実施例のDRAMのバリアプラグ41の形成プロセス
を説明するための断面構造図である。図22および図2
3を参照して、第4実施例のバリアプラグ41は次のようにして形成する。

【0070】すなわち、まず、図22に示すように、C VD法を用いて、350~800℃の温度条件下で、2 000~12000A程度の厚みを有するTiN層41 aを形成する。そして、TiN層41aをエッチバックすることによって、図23に示したようなTiNからなるバリアプラグ41を形成する。このようにして、第4実施例のバリアプラグ41が形成される。図24は、本発明の第5実施例によるDRAMを示した断面構造図14に示した第3実施例の構造にTi、Zr、AlまたはTaからなる密着層51を追加した構造を有する。このはでまたのな密着層51は、密着層11が高誘電体膜15とは密着性が良いがキャパシタ下部電極層14とは密着性が悪い対対からなる場合に有効である。対なわち、この密着性は密着層11によって改善し、層間絶縁膜10とキャパシタ下部電極層14との密着性は密着層11および51によって改善する。

によって改善する。 【0071】図25および図26は図24に示した第5 実施例の密著層51の形成プロセスを説明するための断 面構造図である。図25および図26を参照して、密著 層51は次のようにして形成される。

【0072】まず、図25に示すように、密着層11上 およびバリアプラグ33上にスパッタ法を用いて、T i、A1、ZrまたはTaからなる空着層51aを50 ~2000A程度の厚みで形成する。密着層51 a上に スパッタ法を用いて、250~1500 A程度の厚みを 有する白金層14aを形成する。 白金層14a上の所定 領域にフォトリソグラフィ法を用いてレジスト52を形 成する。レジスト52をマスクとして白金属14 aおよ び密着層51 aをドライエッチングする。これにより、 図26に示すようなパターニングされた白金層からなる キャパシタ下部電極層14と密着層51が得られる。こ のようにして、第5実施例の密着層51が形成される。 【0073】図27は、本発明の第6実施例によるDR AMを示した断面構造図である。図27を参照して、 の第6実施例では、図24に示した第5実施例と異なり、プラグ電極的分をバリアプラグ41のみによって構 成している。その他の構造は図24に示した第5実施例 の構造と同様である。この第6実施例ではバリアプラグ 41のみによってプラグ電極部分を構成しているため、 図24に示した第5実施例に比べてバリアプラグ41の 長さが長くなる。このため、第5実施列に比べてバリア プラグ41のバリア機能が大きくなる。この結果、日金 層からなるキャパシタ下部電極層14とシリコン基板1 との間でシリサイド化反応が起こるのがより有効に防止 される。また、第5実施例に比べて、プラグ電極部分を 形成する製造プロセスが容易になるという効果もある。 すなわち、この第6実施例では、第5実施例で必要なT i N/Ti層31 およびタングステンプラグ32からな るコンタクトプラグ34の形成プロセスが不要になる。 このため、製造プロセスを簡略化することができる。 【0074】図28は、本発明の第7実施例によるDR

AMを示した断面構造図である。図28を参照して、こ の第7実施列によるDRAMでは、上記した第1~第6 実施例と異なり、層間絶縁膜10上の一部にのみ絶縁物 (TiO2、ZrO2、Al2O3、Ta2O5または Si3N4)からなる密着層61bが形成されている すなわち、密着層61bは、高誘電体膜15と層間絶縁 膜10とが接する部分にのみ介在して形成されている。 そして、キャパシタ下部電極層14と層間終制質10との間にはTi、Al、Zr、TaまたはSiからなる密
利用の14を開発している。
を表現して、キャパシタ下部電極層14と層間終制質10との間にはTi、Al、Zr、TaまたはSiからなる密 Nからなるバリア層13を介して白金などからなるキャ パシタ下部電極層14が形成されている。キャパシタ下 部電極層14および密着層61 b上にはキャパシタ下部 電極層14を覆うように高誘電体膜15が形成されてい る。そしてその高誘電体膜15上には白金などからなる キャパシタ上部電極層16が形成されている。なおこの 第7実施例では、プラグ電極は、TiN/Ti層25% よびタングステンプラグ26によって構成されている。 【0075】ここで、この第7実施例では、密着層61 bによって高誘電体膜15とシリコン酸化膜からなる層 間絶縁膜10との良好な密着性を得ることができる。ま た、空着層61aによって、キャパシタ下部電極層14 と層間終候膜10との良好な空着性を得ることもでき る。なお、プラグ電極として、ポリシリコンプラグを用

いても同様の効果を得ることができる。 【0076】図29~図32は、図28に示した第7実施例の製造プロセスの一の例を説明するための断面構造 図である。図29~図32を参照して、次に第7実施例のDRAMの製造プロセスの一例について説明する。

【0077】まず、図29に示すように、前述した各実施例と同様の製造プロセスを用いて、TiN/Ti屬25およびタングステンプラグ26までを形成する。すなわち、ゲート電極4b~4e、埋込みビット線8などを形成した後、全面に8000~15000A程度の厚みを有するシリコン酸化膜からなる層間絶縁膜10をCVD法による層間絶縁膜10の形成温度は、400~900℃程度である。このとフォトルがある。このとのので発度である。このとののでは、図12カイエッチング技術とドラックトホール10a内に、図12および図13で示した第2実施例の製造プロセスと同様の製造プロセスを用いて、TiN/Ti屬25およびタングステンプラグ26を形成する。

【0078】そして、層間絶縁膜11、TiN/Ti層25およびタングステンプラグ26上にスパッタ法を用いて、Ti、Al、Zr、Ta、またはSiからなる密着層61aを形成する。この密着層61aは30~300Å程度の厚みで、室温~800℃の温度条件下で形成する。次に、密着層61a上にスパッタ法を用いて室温~800℃の温度条件下で50~2000Å程度の厚み

を有するTiN層13aを形成する。このTiN層13 aの代わりにWN層を用いてもよい。

【0079】そのTiN層13a上にスパッタ法を用いて室温~800℃の温度条件下で250~1500Å程度の厚みを有する白金層14aを形成する。白金層14a上の所定領域にフォトリソグラフィ法を用いてレジスト62を形成する。レジスト62をマスクとして、白金層14aおよびTiN層13aの2層のみを異方性エッチングする。これにより、図30に示されるようなパターニングされたキャパシタ下部電極層14およびバリア層13が形成される。

で 10000 次に、キャパシタ下部電極層14をマスクとして、Tiからなる密着層61aを200~800℃の温度条件下で酸化する。これにより、図31に示されるような、TiO2からなる密着層61bが形成される。なお、密着層61aとしてAi、ZrまたはTaを用いる場合には、同じ酸化条件で酸化することによって、それぞれの材料の酸化物からなる密着層61bが得られる。また、密着層61aとしてSiを用いる場合には、600~1000℃の温度条件下で窒化することによって、Si3N4からなる密着層61bが形成される。つまり、この製造プロセスでは、密着層61bが形成される。つまり、この製造プロセスでは、密着層61bが形成される。であるの酸化物または窒化物からなる。

で (0081) 次に、図32に示すように、スパッタ法またはCVD法を用いて、300~800℃の温度条件で、500~1500の順厚を有する(Ba、Sr)TiO3からなる高秀電体膜15を形成する。高誘電体膜15の他の材料としては、SrTiO3、Pb(Zr,Ti)O3、(Pb,La)(Zr,Ti)O3、(Pb,Ba)(Zr,Ti)O3、(Pb,Sr)(Zr,Ti)O3などを用いてもよい。この後、高誘電体膜15上にスパッタ法を用いてもよい。この後、高誘電体膜15上にスパッタ法を用いてもよい。との後、高誘電体膜15上にスパッタ法を用いてもよい。とのといる程度の厚みを有する白金層からなるキャパシタ上部電極16を形成する。キャパシタ上部電極16として、他にTiN、Al、WまたはMoを用いてもよい。

【0082】最後に、図28に示したように、キャパシタ上部電極層16上に層間絶縁膜17を形成する。そしてその層間絶縁膜17上にゲート電極4b、4c、4d および4eに対応するように所定の間隔を隔ててアルミ 西線18を形成する。アルミ西線18上に保護集19を形成した後、その保護膜19上にアルミ西線20を形成する。このようにして、第7実施例のDRAMが完成される。

【0083】図33および図34は図28に示した第7 実施例の製造プロセスの他の例を説明するための断面構 造図である。図33および図34を参照して、この製造 プロセスの他の例では、図29に示した工程においてレ ジスト62をマスクとして白金層14a、TiN層13 aおよび密着層61aのすべてをドライエッチングす る。その後、図33に示すように、全面を覆うようにCVD法またはスパッタ法を用いて、TiO2、A12O3、ZrO2、Ta2O5またはSi3N4からなる密着層61cを形成する。この密看層61cは、室温~870℃の温度条件下で、300~6000A程度の厚みで形成する。この後、その密着層61cをエッチバックすることによって、図34に示されるような容着層61bを形成する。このようにして密看層61bを形成して

【0085】図36は、本発明の第9実施例によるDRAMを示した時面構造図である。図36を参照して、この第9実施例では、プラグ電極をTiNからなるが、アプラグ41のみによって構成している。これにより、第8実施例と同様キャパシタ下部電極層14下のバリア層13(図28参照)が不要になる。この結果、キャパシタ下部電極層14の領域の段差を軽減することができる。また、この第9実施例では、プラグ電極のするとができる。また、この第9実施例では、プラグ電極のするとができる。でのボリアプラグ33(図35参照)に比べてアフラグ41の長さが長くなる。これにより、バリアラグラグ41の長さが長くなる。これにより、バリアラグラグ41の長さが長くなる。これにより、バリアラク会1によるバリア機能が影電極層14とシリコン長板1をがシリサイド化反応を起こすのをより有効に防止することができる。

【0086】図37は、本発明の第10実施例によるDRAMを示した断面構造図である。図37を参照して、この第10実施例では、シリコン酸化膜からなる層間絶縁膜10と高誘電体膜15との間に、TiO2、ZrO2、A12O3、Ta2O5またはSi3N4からなる密着層72が形成されている。また、白金層からなる中パシタ下部電極層14と層間絶縁膜10との間にはてTi、A1、Zr、TaまたはSiからなる密着層72が形成されている。そして、空着層71との間に位置する層間絶縁膜10には分離著71が形成されている。さらに、キャパシタ下部電極層14がリファ層17および密着層71の側壁上には、分離第73が設けファ層17および密着層71の側壁上には分離第73が設けファ層17および密着層71の側壁上には分離第73を埋込むようにシリコン酸化膜からなるサイドウォール酸化膜74が形成されている。

【0087】この第10実施例では、分離第73を形成することによって、密着層71と密着層72とを完全に分離することができる。これにより、キャパシタ下部電極層14に蓄積された電荷が密着層71および密着層72を介して隣接するキャパシタにリークするのを有効に防止することができる。すなわち、密着層72は、後述するように、密着層71を酸化または窒化することにある。ところが、密看層72が完全に酸化または窒化されない場合があり、そのような場合には密看層72が完全な絶縁物にはならない。その場合に密看層71と密着層72とが連続して形成されているとキャパシタ下部電極層14に蓄積された電荷が密着層71および72を介して隣接するキャパシタにリークする恐れがある。

【0088】本実施列ではこのような点を考慮して、密 着層71と密着層72との間に分離薄73を形成してい る。これにより、密着層71と密着層72とを完全に分 離することができ、キャパシタ下部電極層14から電荷 がリークするのを有効に防止することができる。さらに 本実施例では、分離溝73を充填するようにシリコン酸 化膜からなるサイドウォール酸化膜74を形成すること によって、密着層71と密着層72とのより完全な分離 を行なうことができる。

【0089】なお、この第10実施例においても、上記した第1~第9実施列と同様に、密着層72によって高誘電体膜15と層間絶縁膜10との良好な密着性を得ることができる。また、密着層71によってキャパシタ下部電極層14と層間絶縁膜10との間の良好な密着性を得ることができる。

【0092】次に、レジストア5をマスクとして、Arなどの不活性ガスを用いてスパッタエッチングを行なう。これにより、図39に示したような構造が得られる。すなわち、Arなどの不活性ガスを用いてスパッタ

エッチングを行なうと、レジスト75横の部分のエッチ ング速度がそれ以外の部分のエッチング速度の2~4倍 程度と速くなる。これらは、たとえば、1985 DR Y PROCESS SYMPOSIUM IV-4 FETCHED SHAPE CONTROL OFS INGLE CRYSTALLINE CHLORIN E」pp102-107に開示されている。したがっ て、図39に示すようにレジスト79を用いて不活性ガ スによるスパッタエッチングを行なうと、Ti層71b およびTiN層14bを残余させた状態でレジスト75 の横の部分にのみ分離第73を形成することができる。 具体的には、平行平板型RIE装置を用いて、0.2m Torrの圧力条件下で300Wの消費電力、300A /minのエッチレートで7~8分間、Arガスによる スパッタエッチングを行なうことによって、層間絶縁膜 10の上表面からの深さが1000Åでその幅が200 0 Å程度の分離幕73を形成することが出来る。 【0093】なお、このスパッタエッチングの際にTi

N層14bを除去してTi層71bのみを残余させるようにしてもよい。また、上記したスパッタエッチングによって、白金層からなるキャパシタ下部電極層15、TiNからなるバリア層14およびTiからなる密着層71が形成される。この後、レジスト75を除去する。レジスト75を除去した後、白金層からなるキャパシタ下部電極層15をマスクとしてTiN層14bおよびTi層71bを350~700℃の温度条件下で10~60分程度○2雰囲気中で酸化する。これにより、図40に示したようなTiO2からなる密着層72が形成される。

での194 次に、図41に示すように、CVD法を用いて400~900℃の温度条件下で全面に500~5000 A程度の厚みを有するシリコン酸化膜74aを形成する。そして、シリコン酸化膜74aを全面異方性エッチングすることによって、図42に示されるようなサイドウォール酸化膜74は、密着層71、バリア層13およびキャパシタ下部電極層14の側壁部分に分離著73を埋込むように形成される。これにより、密看層71と密着層72との分離をより完全に行なうことができる。【0095】次に、図43に示すように、スパッタ法ま

たはCVD 3 1人に、図43にボッように、人バッタがるたはCVD 1人を開いて(Ba, Sr) Ti 03などからなる高誘電体膜15を300~1500 A程度の厚みで形成する。なお、高誘電体膜15は、300~800℃の温度条件下で形成する。高誘電体膜15上に300~800℃の温度条件下で白金層からなるキャパシタ上部電極層16を300~1500 A程度の厚みで形成する。

【0096】キャパシタ上部電極層16をパターニング (図示せず)した後、最後に、図37に示したように、 CVD法を用いてシリコン酸化膜からなる層間絶縁膜1

7を形成する。この層間絶縁膜17は、室温~450℃ の温度条件下で5000~15000 A程度の厚みにな るように形成する。そして、層間絶縁膜1 7上にゲート 電極4b、4c、4d、4eに対応するように所定の間 隔を隔ててアルミ西線18を形成する。アルミ西線18 を覆うように保護膜19を形成した後、保護膜19上に

アルミ配線20を形成する。このようにして、第10実 施例のDRAMが完成される。

【0097】図44は、本発明の第11実施例によるD RAMを示した断面構造図である。図44を参照して、 この第11実施列では、図37に示した第10実施例の 構造にさらに高調電体膜15の拡散を防止するためのS i3N4からなる拡散防止層76を設けている。すなわ ち、高誘電体膜1 5に含まれるBaやSrは密着層72 および層間終齢額10を介して下方のトランスファゲー トトランジスタ3に拡散していく恐れがある。このよう に高誘電体膜15に含まれるBaやSrなどのアルカリ 金属が下方のトランスファゲートトランジスタ3に侵入 すると、トランジスタ特性に悪髪響を及ぼすという不都 合が生じる。この第11実施例ではこのような点を考慮 して、高調電体膜15に接触して形成される密着層72 と層間絶縁膜10との間にSi3N4からなる拡散防止 層76を形成している。このように構成することによっ てこの第11実施例では、高誘電体膜15内のBaやS rなどのアルカリ金属が下方のトランジスタに拡散する のを有効に防止することができる。なお、拡散防止層で 6としては他にTiO2、ZrO2、Al2O3、Ta 205などを用いることができる。

【0098】図45~図47は、図44に示した第11 実施例の製造プロセスを説明するための断面構造図であ る。 図45~図47を参照して、次に第11実施例の製

造プロセスについて説明する。 【0099】まず、図45に示すように、シリコン基板 1上に素子分割酸化膜2、ゲート電極4b~4e、およ び埋入みビット線8などを形成した後、CVD法を用い てシリコン酸化膜からなる層間絶縁膜10を5000~ 15000Å程度の厚みで形成する。そして、その層間 絶縁膜10上にCVD法を用いてSi3N4からなる拡 散防止層76を300~5000A程度の厚みで形成す る。そして、拡散防止層76および層間絶縁膜10にコ ンタクトホール76aおよび10aを形成する。そし て、図12および図13に示した第2実施例の製造プロセスと同様のプロセスを用いて、TiN/Ti層25お よびタングステンプラグ26を形成する。 【0100】次に、図46に示すように、Ti層71

a、TiN属14aおよび白金属15aをスパッタ法を 用いて形成した後、白金層15a上の所定領域にレジスト75を形成する。 レジスト75をマスクとしてArな どの不活性ガスを用いてスパッタエッチングを行なうこ とによって、図47に示されるような分離溝73を形成 する。この後レジスト75を除去し、キャパシタ下部電 極層15をマスクとしてTiN層14bおよびTi層7 1bを酸化処理する。これにより、図44に示したよう なTiO2からなる密着層72を形成する。この後、高 誘電体膜15およびキャパシタ上部電極層16を形成し た後、そのキャパシタ上部電極層16上に層間絶縁膜1 7を形成する。そして層間絶縁膜17上に所定の間隔を 隔ててアルミ酢線18を形成する。アルミ酢線18上に 保護膜19を形成した後、アルミ配線20を形成する。 このようにして、第11実施例のDRAMが完成され

【0101】図48は、本発明の第12実施例によるD RAMを示した断面構造図である。図48を参照して、 この第12実施列では、上記した第11実施例と同様 に、層間絶縁膜1 O上にS i 3N4からなる拡散方止層 77名および776を形成している。ただし、この第1 2実施例では、第11実施例と異なり、密着層72下に 位置する拡散防止層776と密着層71下に位置する拡 散防止層77aとが分離篝73によって完全に分離され た構造になっている。このように構成することによって も、上記した第11実施列と同様の効果を得ることがで きる。すなわち、誘電体膜15と接する密着層72と層間絶縁膜10との間に拡散防止層77bが介在して形成 されているので、誘電体膜15中のアルカリ金属が密着 層72を介して下方のトランジスタに侵入するのを有効 に防止することができる。

【0102】図49~図51は、図48に示した第12 実施例のDRAMの製造プロセスを説明するための断面 構造図である。図49~図51を参照して、次に第12 実施例のDRAMの製造プロセスについて説明する。 【0103】まず、図49に示すように、図45におい て説明した製造プロセスと同様の製造プロセスを用い 5000~15000A程度の厚みを有するシリコ 酸化膜からなる層間絶縁膜10と150~2500Å, 程度の厚みを有するSi3Nからなる拡散防止層77 とを形成する。そして、拡散防止層77および層間絶縁 膜10にコンタクトホールを形成した後、そのコンタクトホール内にTiN/Ti層25およびタングステンプ ラグ26を形成する。

【0104】次に、図50に示すように、拡散防止層で TiN/Ti層25およびタングステンプラグ26 こスパッタ法を用いて、Ti層71a、TiN層14 上にスパッタ法を用いて、Ti層71 a、 aおよび白金属15aを形成する。白金属15a上の所 定領域にフォトリソグラフィ技術を用いてレジスト78 を形成する。

【0105】レジスト78をマスクとしてArなどの不 活性ガスを用いてスパッタエッチングを行なうことによ って、図51に示されるような構造が得られる。すなわ ち、パターニングされたキャパシタ下部電極層15、バ リア属14および密着層71が得られるとともに、拡散



防止層77aと77bとを完全に分離する分離萬73が形成される。そして、レジスト78を除去した後、白金層からなるキャパシタ下部電極層15をマスクとしてTiN層14bおよびTi層71bを酸化する。これにより、図48に示したようなTiO2からなる密着層72を形成することができる。その後、高誘電体膜15、キャパシタ上部電極16、層間絶縁膜17を形成する。そして、層間絶縁膜17上にアルミ西線18、保護膜19およびアルミ西線20を形成する。これにより、第12室筋側のDRAMが完成する。

実施列のDRAMが完成される。 【0106】図52は、本発明の第13実施例によるD RAMを示した断面構造図である。図52を参照して この第13実施列は、図37に示した第10実施例の変 形例である。すなわち、この第13実施例では、第10 実施列と異なり、プラグ電極をTiNからなるバリアプ ラグ41のみによって形成している。これにより、第1 1実施例(図37参照)のバリア層13が不要となり 第10実施例に比べてキャパシタ下部電極層14の領域 の段差を軽減することができる。なお、この第13実施 例においても、上記した第10実施例と同様、TiO2 からなる密着層81bとTiからなる密着層81aとが 分離構83によって完全に分離されている。そして、そ の分離構83を埋込むようにシリコン酸化膜からなるサ イドウォール酸化膜84を設けている。これにより、密 着層81 aと密着層81 bとを完全に分離することがで きる。この結果、キャパシタ下部電極層14に蓄積され た電荷が密着層81aおよび密着層81bを介して隣接 するキャパシタにリークするのを有効に防止することが できる。

【0107】図53~図57は、図52に示した第13 実施列のDRAMの製造プロセスを説明するための断面 構造図である。図53~図57を参照して、次に第13 実施列の製造プロセスについて説明する。

形成されるとともに、その他の部分にはTi層81aが残余した形状になる。この後、レジスト85を除去する。そして、白金層からなるキャパシタ下部電極層14をマスクとして350~700℃の温度条件下で10~60分間酸素雰囲気中で酸化を行なう。これにより、図55に示されるようなTiO2からなる医療層81bを形成することができる。

【0109】次に、図56に示すように、CVD法を用いて、400~900℃の温度条件下で、500~5000Å程度の厚みを有するシリコン酸化膜84aを全面異方性エッチングすることによって、図57に示されるようなサイドウォール酸化膜84を形成する。このサイドウォール酸化膜84を形成する。このサイドウォール酸化膜84は、密著層81aおよびキャパシタ下部電極層14の側壁部分に分離著83を埋込むようにして形成る空者層81aと下iの2からなる空者層81bとを形成することができる。

【0111】図58は、本発明の第14実施例によるDRAMを示した断面構造図である。図58を参照して、この第14実施例は、図52に示した第13実施例のDRAMのプラグ電極部分の変形例である。すなわち、この第14実施例では、プラグ電極をTiN/Ti屬31およびタングステンプラグ32からなるコンタクトプラグ34とTiNからなるバリアプラグ33とによって構成している。このように構成しても、図52に示した第13実施例と同様の効果を得ることができる。

にリークするのを有効に防止することができる。

【0113】図60~図63は、図59に示した第15 実施列のDRAMの製造プロセスを説明するための断面 構造図である。図60~図63を参照して、次に第15 実施列の製造プロセスについて説明する。

【0114】まず、図60に示すように、図22および図23で示した第4実施例の製造プロセスと同様のプロセスを用いて、300~5000A程度の厚みを有する 密着層91とパリアプラグ41とを形成する。この後、スパッタ法を用いて250~1500A程度の厚みを有する日金層14aと形成する。白金層14a上の所定領域にフォトリングラフィ技術を用いて、Arによって、成する。レジスト95をマスクとして、Arによって、図61に示されるような分離書93が得られる。なお、この分離書93の深さが密着層91を完全に分離する深さになるまでスト95を除去する。

【0115】次に、図62に示すように、CVD法を用いて、400~900℃の温度条件下で500~5000A程度の厚みを有するシリコン酸化膜94aを形成する。このシリコン酸化膜94aを全面異方性エッチングすることによって、図63に示されるようなサイドウォール酸化膜94を形成する。

【0116】最後に、図59に示したように高熱電体膜 15、キャパシタ上部電極層16、層間絶縁膜17、アルミ西線18、保護質19およびアルミ西線20を形成 あ。これにより、第15実施例のDRAMが完成され ス

【0117】図64は、本発明の第16実施例によるDRAMを示した断面構造図である。図64を参照して、この第16実施例は、図59に示した第15実施例のDRAMのプラグ電極部分の変形例である。すなわち、この第16実施例では、プラグ電極をTiN/Ti層31およびタングステンプラグ32からなるコンタクトプラグ34とTiNからなるバリアプラグ33とによって構成している。このように構成しても、第15実施例と同様の効果を得ることができる。

【0118】図65は、本発明の第17実施例によるDRAMを示した断面構造図である。図65を参照して、この第17実施例では、上記した第15実施例および第16実施例と異なり、プラグ電極部分にバリアプラグが形成されていない。したがって、第15実施例および第16実施例と異なり、TiNからなるパリア層13が必要となる。また、この第17実施例では、密著層101と高誘電体膜15との間にさらにTiO2からなる空着層102が介在されている。そしてその密著層102が行在されている。そしての密書目103が形成されている。また分離第103を埋込むようにシリコン酸化膜からなるサイドウォール酸化膜104が形成されている。

【0119】ここで、この第17実施例では、密着層102が製造プロセス上完全な絶縁膜にならない場合があるため、密署層102とバリア層13とが分離第103によって完全に分離されている必要がある。その一方、密着層101はCVD法によって形成される完全な絶縁膜であるため、分離第103によって完全に分離されている必要はない。本実施例では、このように構成することによって、キャパシタ下部電極層14に蓄積された電荷がバリア層13、密着層101および102を介して隣接するキャパシタにリークするのを有効に防止することができる。

【0120】また、この第17実施例では、空箸層102および101によって高誘電体膜15とシリコン酸化膜からなる層間絶縁膜10との密着性を改善している。また、空箸層101によってキャパシタ下部電極層14と層間絶縁膜10との密着性を改善している。 【0121】図66~図70は、図65に示した第17

実施例のDRAMの製造プロセスを説明するための断って 実施例のDRAMの製造プロセスを説明するための断って 実施例のDRAMの製造プロセスについて説明する。 【0122】まず、図66に示すように、図12および。 図13に示した第2実施例のDRAMの製造プロセスを開いて、図12や表別のDRAMの製造プロセスを用いて、図12や表別の世界を有する下iO2などからなるを着層101、下iN /Ti層25およびタングステンプラグ26を形成する。そして、スパッタ法を用いて、室温~800℃の温度条件下で50~500Å程度の厚みを有する下iN層13aを形成する。 程度の厚みを有する白金層14aを形成する。白金層14a上の所定領域にフォトリソグラフィ技術を用いてレジスト105を形成する。

【0123】レジスト105をマスクとしてArなどの不活性ガスによるスパッタエッチングを行なうことによって、図67に示されるような形状が得られる。すなわち、不活性ガスによるスパッタエッチングによって、分離第103およびその分離第103間に残余するTiN属13aが得られる。この後、レジスト105を除去する

【0124】次に、図68に示すように、白金層からなるキャパシタ下部電極層14をマスクとして350~700℃の温度条件下で10~60分間酸素雰囲気中でTiN層13a(図67参照)を酸化することによって、TiO2からなる密着層102が形成される。【0125】次に、図69に示すように、CVD法を用いて、400~900℃の温度条件下で500~5000A程度の厚みでシリコン酸化膜104aを形成する。そして、シリコン酸化膜104aを全面異方性エッチングすることによって、図70に示されるようなサイドウォール酸化膜104を形成する。

【0126】最後に、図65に示したように、高誘電体膜15、キャパシタ上部電極16、層間絶縁膜17、アルミ西線18、保護膜19およびアルミ西線20を形成する。これにより、第17実施例のDRAMが完成される。

[0127]

【発明の効果】請求項1~3に係る半導体装置によれ ば、少なくとも層間絶縁膜とキャパシタ誘電体膜との間 に少なくとも層間絶縁膜とキャパシタ誘電体膜とに対し て密着性の良い材質からなる密着層を形成することにょ って、層間絶縁膜とキャパシタ誘電体膜との間の良好な **密着性を得ることができる。これにより、従来のように** キャパシタ誘電体膜が層間絶縁膜から剥離してキャパシ タの信頼性が低下するという不都合も生じない。また、 上記した密着層を層間絶縁膜とキャパシタ下部電極との 間にも延びるように形成すれば、キャパシタ下部電極と 層間絶縁膜との密着性をも同時に改善することができ る。さらに、上記したプラグ電極をその少なくともキャ パシタ下部電極則の領域に高融点金属窒化物を含むよう に構成すれば、従来キャパシタ下部電極下に必要とされていたバリア局が不要になる。これにより、キャパシタ 下部電極領域の段差部分を従来に比べて軽減することが できる。

【0128】請求項4および5に係る半導体装置によれば、層間絶縁膜とキャパシタ誘電体膜との間に介在するように形成された第1の密着層と、層間絶縁膜とキャパシタ下部電極との間に介在するように形成された第2の密着層との間に分離器を形成することに形成された第2の密着層との間に分離器を形成することによって、キャパシタ下部電極に蓄積された電荷が第1の密着層および第2の密着層を介して隣接するキャパシタにリークするのを有効に防止することができる。また、第1の密着層によりできることができるととに、第2の密着層によるできることができるととに、第2の密着層によることができるとを間絶縁膜との意をを着ることができる。また、キャパシタ下部電極の良好な密着をといて、第1の密着層との分離をより記した分離溝を埋込むようにサイドでするとの分離をより記すれば、第1の密着層と第2の密着層との分離をより完全に行なうことができる。【0129】請求項6に係る半導体装置の製造方法によ

れば、層間絶縁関上に絶縁動からなる密着層を形成し、その密着層上およびキャパシタ下部電極上にキャパシタ下部電極とではキャパシタ 誘電体膜を形成することによって、キャパシタ誘電体膜を形成することによって、キャパシタ誘電体膜を形成することによって、キャパシタ誘電体膜と層間絶縁膜との良好な密着性を得ることができる。【0130】請求項7に係る半導体装置の製造方法によれば、層間絶縁膜上に第1の密着層を形成し、キャパシタ下部電極が形成されない領域の層間絶縁膜上に第2の密着層を形成し、その第2の密看層およびキャパシタ下部電極上に高誘電率材料からなるキャパシタ誘電体膜を形

成することによって、第2の密着層によりキャパシタ誘電体膜と層階路器膜との密着性を改善することができるとともに第1の密着層によってキャパシタ下部電極と層間絶縁膜との密着性を改善することができる。

【0131】請求項8に係る半導体装置の製造方法によれば、層間絶縁調算上に第1の密着層を形成し、その第1の密着層上の所定領域にエッチングマスクを形成し、そのエッチングマスクをマスクとして第1の密着層をでてエッチングマスクが形成されない領域の第1の密着層とエッチングマスクが形成されない領域の第1の密着層との間に分離溝を所成し、さらにエッチングマスクが形成されない領域の第1の密着層との間に分離溝の第1の容者層を形成することにより、分離本によって第2の密着層を形成することにより、分離された半導体装置を容易に製造することができる。

【図面の簡単な説明】

【図1】本発明の第1実施例によるDRAMを示した断面構造図である。

【図2】図1に示した第1実施例のDRAMの製造プロ セスの第1工程を説明するための断面構造図である。 【図3】図1に示した第1実施例のDRAMの製造プロ セスの第2工程を説明するための断面構造図である。 【図4】図1に示した第1実施例のDRAMの製造プロ セスの第3工程を説明するための断面構造図である。 【図5】図1に示した第1実施例のDRAMの製造プロ セスの第4工程を説明するための断面構造図である。 【図6】図1に示した第1実施例のDRAMの製造プロ セスの第5工程を説明するための断面構造図である。 【図7】図1に示した第1実施例のDRAMの製造プロ セスの第6工程を説明するための断面構造図である。 【図8】図1に示した第1実施例のDRAMの製造プロ セスの第7工程を説明するための断面構造図である。 【図9】図1に示した第1実施例のDRAMの製造プロ セスの第8工程を説明するための断面構造図である。 【図10】図1に示した第1実施例のDRAMの製造プロセスの第9工程を説明するための断面構造図である。 【図11】本発明の第2実施例によるDRAMを示した 断面構造図である。

【図12】図11に示した第2実施例のDRAMの製造プロセスの第1工程を説明するための断面構造図である

【図13】図11に示した第2実施例のDRAMの製造 プロセスの第2工程を説明するための断面構造図であ る

【図14】本発明の第3実施例によるDRAMを示した 断面構造図である。

【図15】図14に示した第3実施例のDRAMの製造 プロセスの第1工程を説明するための断面構造図であ る。 【図16】図14に示した第3実施列のDRAMの製造プロセスの第2工程を説明するための断面構造図である。

【図17】図14に示した第3実施例のDRAMの製造プロセスの第3工程を説明するための断面構造図であ

。 【図18】図14に示した第3実施列のDRAMの製造 プロセスの第4工程を説明するための断面構造図であ る。

【図19】図14に示した第3実施列のDRAMの製造プロセスの第5工程を説明するための断面構造図であ

。 【図20】図14に示した第3実施列のDRAMの製造 プロセスの第6工程を説明するための断面構造図であ

。 【図21】本発明の第4実施例によるDRAMを示した 断面構造図である。

【図22】図21に示した第4実施例のDRAMの製造プロセスの第1工程を説明するための断面構造図であ

【図23】図21に示した第4実施例のDRAMの製造プロセスの第2工程を説明するための断面構造図である

【図24】本発明の第5実施例によるDRAMを示した 断面構造図である。

【図25】図24に示した第5実施列のDRAMの製造 プロセスの第1工程を説明するための断面構造図であ る。

【図26】図24に示した第5実施列のDRAMの製造プロセスの第2工程を説明するための断面構造図であ

【図27】本発射の第6実施例によるDRAMを示した 断面構造図である。

【図28】本部月の第7実施例によるDRAMを示した 断面構造図である。

【図29】図28に示した第7実施例のDRAMの一の 製造プロセスの第1工程を説明するための断面構造図で ある。

○ 図30 】図28に示した第7実施例のDRAMの一の 製造プロセスの第2工程を説明するための断面構造図で ある。

。 【図31】図28に示した第7実施例のDRAMの一の 製造プロセスの第3工程を説明するための断面構造図で ある。

。 【図32】図28に示した第7実施例のDRAMの一の 製造プロセスの第4工程を説明するための断面構造図で ある。

【図33】図28に示した第7実施例のDRAMの他の 製造プロセスの第1工程を説明するための断面構造図で ある。 【図34】図28に示した第7実施例のDRAMの他の製造プロセスの第2工程を説明するための断面構造図である。

【図35】本発明の第8実施例によるDRAMを示した 断面構造図である。

【図36】本発明の第9実施例によるDRAMを示した 断面構造図である。

【図37】本発明の第10実施例によるDRAMを示した断面構造図である。

【図38】図37に示した第10実施例のDRAMの製造プロセスの第1工程を説明するための断面構造図であ

【図39】図37に示した第10実施列のDRAMの製造プロセスの第2工程を説明するための断面構造図であ

。 【図40】図37に示した第10実施例のDRAMの製 造プロセスの第3工程を説明するための断面構造図であ

【図41】図37に示した第10実施例のDRAMの製造プロセスの第4工程を説明するための断面構造図である。

「図42】図37に示した第10実施列のDRAMの製造プロセスの第5工程を説明するための断面構造図である。

【図43】図37に示した第10実施列のDRAMの製造プロセスの第6工程を説明するための断面構造図であ

。 【図44】本発明の第11実施例によるDRAMを示し た断面構造図である。

【図45】図44に示した第11実施列のDRAMの製造プロセスの第1工程を説明するための断面構造図であ

【図46】図44に示した第11実施例のDRAMの製造プロセスの第2工程を説明するための断面構造図であ

【図47】図44に示した第11実施例のDRAMの製造プロセスの第3工程を説明するための断面構造図である。

。 【図48】 本発明の第12実施例によるDRAMを示し た断面構造図である。

【図49】図48に示した第12実施例のDRAMの製造プロセスの第1工程を説明するための断面構造図であ

【図50】図48に示した第12実施例のDRAMの製造プロセスの第2工程を説明するための断面構造図である。

- 【図51】図48に示した第12実施例のDRAMの製造プロセスの第3工程を説明するための断面構造図であま

【図52】本発明の第13実施例によるDRAMを示し

た断面構造図である。

【図53】図52に示した第13実施列のDRAMの製 造プロセスの第1工程を説明するための断面横台図であ

【図54】図52に示した第13実施列のDRAMの製 造プロセスの第2工程を説明するための断面構造図であ

【図55】図52に示した第13実施列のDRAMの製 造プロセスの第3工程を説明するための断面構造図であ

【図56】図52に示した第13実施列のDRAMの製 造プロセスの第4工程を説明するための断面構造図であ

【図57】図52に示した第13実施例のDRAMの製 造プロセスの第5工程を説明するための断面構造図であ **ኤ**

【図58】本発明の第14実施例によるDRAMを示し た断面構造図である。

【図59】本発明の第15実施例によるDRAMを示し た断面構造図である。

【図60】図59に示した第15実施列のDRAMの製 造プロセスの第1工程を説明するための断面構造図であ శ్రం

【図61】図59に示した第15実施列のDRAMの製 造プロセスの第2工程を説明するための断面構造図であ

【図62】図59に示した第15実施列のDRAMの製 道プロセスの第3工程を説明するための断面構造図であ

【図63】図59に示した第15実施列のDRAMの製 造プロセスの第4工程を説明するための断面構造図であ

【図64】本発明の第16実施例によるDRAMを示し た断面構造図である。

【図65】本発明の第17実施例によるDRAMを示し た断面構造図である。

【図66】図65に示した第17実施例のDRAMの製 造プロセスの第1工程を説明するための断面構造図であ

【図67】図65に示した第17実施列のDRAMの製 造プロセスの第2工程を説明するための断面構造図であ

【図68】図65に示した第17実施列のDRAMの製

造プロセスの第3工程を説明するための断面構造図であ

【図69】図65に示した第17実施例のDRAMの製 造プロセスの第4工程を説明するための断面構造図であ

【図70】図65に示した第17実施例のDRAMの製 造プロセスの第5工程を説明するための断面描き図であ

【図71】従来の一般的なDRAMの構成を示したブロ

ック図である。 【図72】図71に示したメモリセルアレイの4ビット 分の等価回路図である。

【図73】従来のDRAMを示した断面構造図である。 【図74】図73に示した従来のDRAMの製造プロセ スの第1工程を説明するための断面構造図である。 【図75】図73に示した従来のDRAMの製造プロセ スの第2工程を説明するための断面構造図である。 【図76】図73に示した従来のDRAMの製造プロセ

スの第3工程を説明するための断面構造図である。 【図77】図73に示した従来のDRAMの製造プロセ

スの第4工程を説明するための断面構造図である。 【図78】図73に示した従来のDRAMの製造プロセ スの第5工程を説明するための断面構造図である。

【図79】図73に示した従来のDRAMの製造プロセ スの第6工程を説明するための断面構造図である。

【図80】図73に示した従来のDRAMの製造プロセ スの第7工程を説明するための断面構造図である。

【図81】図73に示した従来のDRAMの製造プロセー スの第8工程を説明するための断面構造図である。

【図82】図73に示した従来のDRAMの製造プロセ スの第9工程を説明するための断面構造図である。 【符号の説明】

1:シリコン基板

3:トランスファゲートトランジスタ

10:屬間絶鱗膜

11:密著層

12:ポリシリコンプラダ 13:バリア層

14:キャパシタ下部電極層

15:高誘電体膜

16:キャパシタ上部電極層

なお、各図中、同一符号は同一または相当部分を示す。

A.m.

